半加器的真值表

半加器的真值表如下：

| A | B | S | C |

|---|---|---|---|

| 0 | 0 | 1 | 0 |

| 0 | 1 | 0 | 1 |

| 1 | 0 | 0 | 1 |

| 1 | 1 | 1 | 1 |

其中，A和B是輸入端，S是和數輸出端，C是進位輸出端。根據這個真值表，我們可以得出半加器的邏輯表達式：

S = A ⊕ B（異或運算）

C = A & B（與運算）

這意味著，半加器由一個異或門和一個與門構成。異或門用於計算和數S，與門用於產生進位輸出C。