閂鎖效應
Latch up（閂鎖效應）是一種在CMOS集成電路中常見的問題，它發生在電源（VDD）和地（GND或VSS）之間。
這種效應是由CMOS晶片中寄生的PNP和NPN雙極性晶體管（BJT）相互影響產生的低阻抗通路引起的。當兩個BJT都導通時，會在VDD和GND之間產生大電流，這種長時間的電流可能會導致芯片永久性損壞。Latch up通常易發於易受外部干擾的輸入/輸出(I/O)電路處，但也可能在內部電路中發生。它的發生條件包括兩個BJT的發射極和集電極都處於適當的偏置狀態，從而形成正反饋電路，導致電路無法正常工作。