Latch up原理涉及CMOS電路中寄生的PNP和NPN雙極性BJT（Bipolar Junction Transistor，雙極性電晶體）之間的相互作用，具體如下：
電路構成。Latch up現象通常發生在CMOS晶片中，由於寄生的PNP和NPN雙極性BJT相互影響而產生的一低阻抗通路。這些BJT包括一個垂直式PNP BJT和一個側面式的NPN BJT，以及它們之間的寄生電阻。這些元件共同構成一個可控矽（SCR）電路。
工作原理。在沒有外部干擾的情況下，這兩個BJT處於截止狀態，集電極電流主要由C-B的反向漏電流構成，電流增益非常小，因此不會產生Latch up。然而，當其中一個BJT的集電極電流因外部干擾突然增加到一定值時，會在兩個BJT之間形成一個正反饋迴路。這個反饋迴路會使兩個BJT觸發導通，從而在電源VDD和地線GND（VSS）之間形成一個低阻抗通路，導致Latch up現象發生。
影響因素。觸發Latch up的起始電流可以由積體電路中的各種原因產生，例如，當漏端的一個大電壓擺動時，會通過容性耦合向n阱或襯底注入相當大的位移電流，從而引發Latch up效應。
危害。Latch up會導致電路中的功耗大幅度增加，電流異常放大，甚至可能引發器件損壞。
以上是latch up的基本原理及其影響。