硬體乘法器是現代計算機中必不可少的一部分，其基礎是加法器結構。乘法器的模型就是基於「移位和相加」的算法。在該算法中，乘法器中每一個比特位都會產生一個局部乘積。第一個局部乘積由乘法器的LSB產生，第二個乘積由乘法器的第二位產生，以此類推。如果相應的乘數比特位是1，那麼局部乘積就是被乘數的值，如果相應的乘數比特位是0，那麼局部乘積全為0。每次局部乘積都向左移動一位。
在乘法器電路中，乘數中的每一位都要和被乘數的每一位相與，並產生其相應的乘積位。這些局部乘積要饋入到全加器的陣列中，同時加法器向左移位並表示出乘法結果。最後得到的乘積項在CLA電路中相加。
在數位訊號處理算法中，乘法和累加是基本的大量的運算。例如：在卷積運算、數字濾波、FFT、相關計算和矩陣運算等算法中，都有大量的類似於ΣA(k)B(n-k)的運算。DSPs中設定的硬體乘法器和MAC(乘法並累加)一類的指令，可以使這些運算速度大大提高。