元件例化是 將 預先 設 計好的 設 計 對象定 義 為 一個元件，然 後利用特定的 語句（元件例化 語句） 將此元件 與 當前的 設 計 對象中的指定 連線埠 連線， 從而 為 當前 設 計 對象引入 一個新的低一 級的 設 計 層次。 簡 單 來 說，就是 將以前 設 計的 實 體 當做本 設 計的 一個元件，然 後利用VHDL 語句 將各元件之 間的 連線 關係描述出 來。在FPGA 設 計中，元件例化可以直接在HDL中 準確指定FPGA的 庫原 語(primitive)或宏 單元， 當 綜合工具 無法直接推 譯出元件 時，也需要使用直接例化。