閂鎖效應(Latch-up)是CMOS積體電路中的一個重要問題，它可能導致晶片功能混亂、電路無法工作，甚至燒毀晶片。這一效應是由CMOS工藝中特有的寄生n-p-n-p結構引起的，當其中的一個三極體處於正偏狀態時，會形成正反饋，從而導致閂鎖。為了避免閂鎖效應，可以採取減小襯底和N阱的寄生電阻的措施，確保寄生的三極體不會處於正偏狀態。此外，靜電、ESD和相關的電壓瞬變也可能引起閂鎖效應，這是半導體器件失效的主要原因之一。
閂鎖效應可以通過多種防禦措施來減輕，包括在輸入端和輸出端加鉗位電路，防止輸入和輸出超過規定電壓；在晶片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓；在VDD和外電源之間加限流電阻，限制大電流的流入；以及確保系統由幾個電源分別供電時，按照正確的順序開啟和關閉電源。